(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-173510~

(43)公開日 平成10年(1998) 6月26日

(51) Int.Cl.⁶

識別記号

H 0 3 K 19/0175 19/086 FΙ

H 0 3 K 19/00 19/086

101A

審査請求 有 請求項の数2 FD (全 5 頁)

(21)出願番号

特願平8-352936

(22)出願日

平成8年(1996)12月13日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 重野 天秀

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 加藤 朝道


(54) 【発明の名称】 HSTLツーPECL変換回路

(57)【要約】

【課題】新テクノロジであるHSTLレベル信号をPE CLレベル信号へ変換する回路の提供。

【解決手段】セレクタの選択信号により、第1又は第2の容量性部品の一方の一端がセレクタと接続され、他端は抵抗部品1及び2の接続点と接続され、第2の伝送路と接続される。抵抗部品1、2は特定電位とグランド間に接続される。この回路によりHSTL to(ツー)

PECL変換回路が実現され、より安定した伝送が見込まれ、更に高速化及び低消費電力化が可能となる。



1

【特許請求の範囲】

【請求項1】HSTL(High Speed Transceiver Logic; ハイスピードトランシーパロジック) レベル 信号をコンデンサを介してAC的な信号とし、該AC的 な信号をプルアップ抵抗及びプルダウン抵抗によりリフ ァレンス電位レペルをシフトさせることにより、前記H STLレベル信号から既存テクノロジであるPECL (PseudoECL; 擬似エミッタ結合ロジック) レベル 信号へ変換し、且つ、

HSTLレベル信号の周波数と時定数を考慮した最適な 容量値が選択される、ように構成したことを特徴とする 変換回路。

【請求項2】HSTL(High Speed Transceiver Logic; ハイスピードトランシーパロジック) 出力部 からのHSTLレベル信号を一の入力端に入力し、選択 信号により複数の出力端のいずれかに選択出力するセレ クタと、

前記セレクタの前記複数の出力端にそれぞれ一端が接続 された複数のコンデンサからなるコンデンサ部と、

特定電位と接地間に接続されたプルアップ抵抗とプルダ ウン抵抗からなる終端部と、を備え、

前記複数のコンデンサの他端を共通接続して前記プルア ップ抵抗と前記プルダウン抵抗の接続点に接続し、

前記終端部からPECL(PseudoECL;擬似エミッ タ結合ロジック)入力レベルの信号をPECL入力部に 供給する、

ことを特徴とする変換回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、HSTL(High Speed Transceiver Logic;ハイスピードトラン シーパロジック)レベルの信号を既存テクノロジである PECL (Pseudo ECL;擬似エミッタ結合論理) レベルの信号に変換する変換回路に関する。

[0002]

【従来の技術】新テクノロジであるHSTL(High Speed Transceiver Logic) レベル信号 (High レベル; 1. 0 V、Lowレベル; 0. 4 V) を既存テ クノロジであるPECL (Pseudo ECL;擬似エミ ッタ結合論理) レベルの信号(Highレベル; 3.9 75V、Lowレベル; 3.38V) に変換するデバイ スないし回路の具体的構成は未だ提案されていないとい うのが実状である。

[0003]

【発明が解決しようとする課題】上記したように、新テ クノロジであるHSTLレベル信号から既存テクノロジ であるPECLレベル信号へ変換する技術及びデバイス は、未だ実現ないし提案されていない。

【0004】その理由は、HSTLレベル信号は、新テ 50

クノロジであるため、PECL等へ変換するデバイスや 技術などがそもそも存在していないためである。また新 テクノロジであるHSTLレベル信号と既存テクノロジ であるPECLレベル信号のレベルを一致させる方式が ないこともその理由の一つである。

【0005】なお、PECLについては、PECLレベ ルの信号をTTLレベルの信号に変換する回路方式とし ては、例えば特開平7-7407号公報等の記載が参照 され、またPECLとECLのレベル変換方式として 前記コンデンサの容量値を可変に選択自在として、前記 10 は、例えば特開平5-55898号公報の記載が参照さ

> 【0006】したがって、本発明は、上記事情に鑑みて なされたものであって、その目的は、新テクノロジであ るHSTLレベル信号の出力を既存のテクノロジである PECLレベル信号の入力デバイスに対応させることに より、PECL入力デバイスを使用した高速な伝送を可 能とし、且つ低消費電力化を可能する変換回路を提供す ることにある。

[0007]

20

【課題を解決するための手段】前記目的を達成するた め、本発明の変換回路は、HSTL(High SpeedTr ansceiver Logic;ハイスピードトランシーパロジッ ク) レベル信号をコンデンサを介してAC的な信号と し、該AC的な信号をプルアップ抵抗及びプルダウン抵 抗によりリファレンス電位レベルをシフトさせることに より、前記HSTLレベル信号から既存テクノロジであ るPECL(PseudoECL;擬似エミッタ結合ロジッ ク) レベル信号へ変換し、且つ、前記コンデンサの容量 値を可変に選択自在として、前記HSTLレベル信号の 30 周波数と時定数を考慮した最適な容量値が選択される、 ように構成したことを特徴とする。

【0008】また、本発明は、HSTL (High Spee d Transceiver Logic;ハイスピードトランシーバ ロジック)出力部からのHSTLレベル信号を一の入力 端に入力し、選択信号により複数の出力端のいずれかに 選択出力するセレクタと、前記セレクタの前記複数の出 力端にそれぞれ一端が接続された複数のコンデンサから なるコンデンサ部と、特定電位と接地間に接続されたプ ルアップ抵抗とプルダウン抵抗からなる終端部と、を備 40 え、前記複数のコンデンサの他端を共通接続して前記プ ルアップ抵抗と前記プルダウン抵抗の接続点に接続し、 前記終端部からPECL(PseudoECL;擬似エミッ 夕結合ロジック)入力レベルの信号をPECL入力部に 供給する、ことを特徴とする。

【0009】上記のように構成されてなる、新テクノロ ジであるHSTLレベル信号から既存テクノロジである PECLレベル信号へ変換する、本発明に係る変換回路 は、高速な伝送を可能とし、小振幅信号であるため低消 費電力化を可能としたものである。

[0010]

【発明の実施の形態】本発明の実施の形態について以下 に説明する。本発明の変換回路は、その好ましい実施の 形態において、プルアップ抵抗(図1の5)、及びプル ダウン抵抗(図1の6)と、コンデンサ部(図1の4) と、を備え、より安定した出力を得るために、セレクタ (図1の3)とセレクタに関するセレクト信号(図1の 2) により、適当な容量値を選択することができる。

【0011】コンデンサ部(図1の4)により、新テク ノロジであるHSTLレベル信号をAC (交流) 的な信 号成分とし、プルアップ抵抗(図1の5)、プルダウン 抵抗(図1の6)により、リファレンス電位レベルをシ フトさせる。

【0012】これにより、新テクノロジであるHSTL レベル信号から既存テクノロジであるPECLレベル信 号への変換が可能となる。

【0013】コンデンサ部(図1の4)においては、新 テクノロジであるHSTLレベル信号の周波数と時定数 を考慮し、適当な容量値を選択する必要がある。そこ で、セレクタ(図1の3)と、セレクタの切替を制御す し、より安定したレベル変換回路が実現される。

【0014】本発明の実施の形態においては、主に高速 な伝送を可能とし、小振幅信号であるため低消費電力化 が可能となる。

[0015]

【実施例】上記した本発明の実施の形態について更に詳 細に説明すべく、本発明の一実施例について図面を参照 して以下に説明する。図1は、本発明の一実施例の回路 構成を示す図である。

【0016】図1を参照すると、新テクノロジであるH STLレベル信号を出力するデバイス(例えばゲートア レイやCPUなど)のHSTL出力部1から既存のテク ノロジであるPECLレベル信号の入力レベルをもった デバイスの受信部8へ伝送するために、まず新テクノロ ジであるHSTLレベル信号のリファレンス電位レベル と、既存のテクノロジであるPECLレベル信号のリフ ァレンス電位を一致させなければならない。

【0017】そこでコンデンサ部4により、HSTLレ ベル信号を、ACカップリングさせAC的な信号とす

【0018】そしてコンデンサ部4からの信号レベル を、終端部7のプルアップ抵抗5とプルダウン抵抗6に より、PECLレベル信号のリファレンス電位と一致さ せる。なおプルアップ抵抗5、プルダウン抵抗6は特定 電位と接地間に直列形態に接続され、共通接続点にはコ ンデンサ部とPECLデバイスの受信部8が接続され

【0019】これらの操作により、HSTLレベル信号 から、PECLレベル信号への変換が可能となる。

【0020】さらに、本実施例においては、より安定し 50 なるが、ともに小振幅信号で高速化を図るテクノロジで

た信号を得るために、コンデンサ部4の容量値を最適な 値にする方法として、HSTL出力部1からの信号を第 1の端子に入力しセレクト信号2の値により第2、又は 第3の端子に選択出力するセレクタ3を備え、コンデン サ部4の容量値を簡単に調節可能とし、より安定したH STLレベル信号からPECLレベル信号への変換を実 現する。

【0021】PECLレベル信号が受信部8へ入力さ れ、受信部8から出力されたPECLレベル信号は、高 速な伝送を可能とし、且つ小振幅信号であるため低消費 電力化も可能にする。

【0022】本発明の一実施例の変換回路(HSTL to PECL変換回路)の動作について、図2を参照 して詳細に説明する。

【0023】図2を参照すると、セレクタ3の第1の端 子と、第1の伝送路21が接続されており、選択信号2 により、セレクタ3の第2の端子或いは第3の端子への 接続を選択する。これにより、最も安定した動作が、期 待できる第1の容量性部品4-1又は第2の容量性部品 るセレクト信号(図1の2)により適当な容量値を選択 20 4-2の一方を介して、抵抗部品1及び抵抗部品2の接 続点と接続される。抵抗部品1の他端は特定電位(PE CL電位) に、抵抗部品2の他端はグランドと接続され る。そして抵抗部品1及び抵抗部品2の接続点は、第2 の伝送路22を介してPECL回路の入力部 (受信部) 8に接続される。この回路構成によって、HSTL t o PECL変換回路10が実現される。

> 【0024】上記したように、第1の容量性部品4-1 或いは第2の容量性部品4-2により、新テクノロジで あるHSTLレベル信号をACカップリングし、AC的 30 な信号を生成し、新テクノロジであるHSTLレベルの 信号の周波数及び時定数を考慮し、安定した信号を得る ために、適当な容量値を選択する必要があるため、セレ クタ3によって適当な容量値 (第1の容量性部品又は第 2の容量性部品)を選択する。このままではHSTLレ ベル信号をACカップリングさせただけであり、HST Lレベル信号とPECLレベル信号のリファレンス電位 が一致しないため、このリファレンス電位を一致させる ために、抵抗部品1及び抵抗部品2を使用し、HSTL to PECL変換回路が実現できる。

[0025] 40

> 【発明の効果】以上説明したように、本発明によれば下 記記載の効果を奏する。

> 【0026】本発明の第1の効果は、HSTL to PECL変換回路を全く新規に実現したものであり、高 速化且つ低消費電力化が実現可能とする、ということで ある。

> 【0027】このうち高速化及び低消費電力は、新テク ノロジであるHSTLレベル信号及び既存のテクノロジ PECLレベル信号はそれぞれリファレンス電位が相異

6

あることにより、達成される。

【0028】本発明の第2の効果は、設計変更などを不要とし、より安定した変換回路を実現できる、ということである。

5

【0029】その理由は、本発明によれば、セレクト信号を有するセレクタにより、変換した信号を安定させるコンデンサ部の1つを選択するように構成したことによる。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示す図である。

【図2】本発明の一実施例の回路動作を説明するための


図である。

【符号の説明】

- 1 HSTL出力部
- 2 セレクト信号
- 3 セレクタ
- 4 コンデンサ部
- 5 プルアップ抵抗
- 6 プルダウン抵抗
- 7 終端部
- 10 8 受信部

10 HSTLツー(to) PECL変換回路

【図1】



【図2】

